求集成电路&硅？

氧化及热处理

硅氧化成二氧化硅工艺是集成电路工艺的又一个重要的工艺步骤。氧化工艺之所以重要是因为在集成电路的选择掺杂工艺中，二氧化硅层是掺杂的主要屏蔽层，同时由于二氧化硅是绝缘体，所以，它又是引线与衬底，引线与引线之间的绝缘层。

氧化工艺是将硅片置于通有氧气气氛的高温环境内，通过到达硅表面的氧原子与硅的作用形成二氧化硅。改进的氧化炉

在表面已有了二氧化硅后，由于这层已生成的二氧化硅对氧的阻碍，氧化的速度是逐渐降低的。由于硅和二氧化硅的晶格尺寸的差异，每生长1μm的二氧化硅，约需消耗0.44μm的硅。

氧化工艺是一种热处理工艺。在集成电路制造技术中，热处理工艺除了氧化工艺外，还包括前面介绍的退火工艺、再分布工艺，以及回流工艺等。回流工艺是利用掺磷的二氧化硅在高温下易流动的特性，来减缓芯片表面的台阶陡度，减小金属引线的断条情况。SiO2的制备方法热氧化法干氧氧化水蒸汽氧化湿氧氧化干氧－湿氧－干氧(简称干湿干)氧化法氢氧合成氧化化学气相淀积法热分解淀积法溅射法

干法氧化通常用来形成栅极二氧化硅膜，要求薄、界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较

厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因OH基在SiO2膜中的扩散系数比O2的大。氧化反应时，Si

表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。CVD与PVD

化学气相淀积(Chemical

Vapor

Deposition)

是通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程

CVD技术特点：具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属(钨、钼)等常用的CVD技術有：(1)

常压化学气相淀积（APCVD）；(2)

低压化學气相淀积（LPCVD）；(3)

等离子增强化學气相淀积（PECVD）较为常见的CVD薄膜包括有：

二氧化硅（通常直接称为氧化层）

氮化硅

多晶硅

难熔金属与这类金属之其硅化物常压化学汽相淀积(NPCVD)

(Normal

Pressure

CVD)

常压化学气相淀积(APCVD/NPCVD)是指在大气压下进行的一种化学气相淀积的方法，这是化学气相淀积最初所采用的方法。这种工艺所需的系统简单，反应速度快，并且其淀积速率可超过1000埃/min，特别适于介质淀积，但是它的缺点是均匀性较差，所以，APCVD一般用在厚的介质淀积。

NPCVD为最简单的CVD法，使用于各种领域中。其一般装置是由(1)输送反应气体至反应炉的载气体精密装置；(2)使反应气体原料气化的反应气体气化室；(3)反应炉；(4)反应后的气体回收装置等所构成。其中中心部分为反应炉，炉的形式可分为四个种类，这些装置中重点为如何将反应气体均匀送入，故需在反应气体的流动与基板位置上用心改进。当为水平时，则基板倾斜；当为纵型时，着反应气体由中心吹出，且使基板夹具回转。而汽缸型亦可同时收容多数基板且使夹具旋转。为扩散炉型时，在基板的上游加有混和气体使成乱流的装置。

低压化学汽相淀积(LPCVD)

随着半导体工艺特征尺寸的减小，对薄膜的均匀性要求及膜厚的误差要求不断提高，出现了低压化学气相淀积(LPCVD)。低压化学气相淀积是指系统工作在较低的压强下的一种化学气相淀积的方法。LPCVD技术不仅用于制备硅外延层，还广泛用于各种无定形钝化

膜及多晶硅薄膜的淀积，是一种重要的薄膜淀积技术。

低压化学气相淀积(LPCVD)主要特征：(1)由于反应室内压力减少至10-1000Pa而反应气体，载气体的平均自由行程及扩散常数变大，因此，基板上的膜厚及相对阻抗分布可大为改善。反应气体的消耗亦可减少；(2)反应室成扩散炉型，温度控制最为简便，且装置亦被简化，结果可大幅度改善其可靠性与处理能力(因低气压下，基板容易均匀加热)，因基可大量装荷而改善其生产性。等离子增强化学汽相淀积(PECVD)

等离子体增强化学气相淀积(PECVD)是指采用高频等离子体驱动的一种气相淀积技术，是一种射频辉光放电的物理过程和化学反应相结合的技术。该气相淀积的方法可以在非常低的衬底温度下淀积薄膜，例如在铝(A1)上淀积Si02。工艺上等离子体增强化学气相淀积主要用于淀积绝缘层。

金属CVD

由于LPCVD具有诸多优点，因此它为金属淀积提供了另一种选择。金属化学气相淀积是一个全新的气相淀积的方法，利用化学气相淀积的台阶覆盖能力好的优点，可以实现高密度互联的制作。利用LPCVD淀积钨来填充通孔。温度约300℃。这可以和淀积铝膜工艺相适应。金属进入接触孔时台阶覆盖是人们最关心的问题之一，尤其是对深亚微米器件，溅射淀积金属薄膜对不断增加的高纵横比结构的台阶覆盖变得越来越困难。在旧的工艺中，为了保证金属覆盖在接触孔上，刻蚀工艺期间必须小心地将侧壁刻成斜坡，这样金属布线时出现"钉头"(见图)。"钉头"将显著降低布线密度。如果用金属CVD，就可以避免"钉头"的出现，从而布线密度得到提高。钨是当前最流行的金属CVD材料。

钨作为阻挡层金属，它的淀积可以通过硅与六氟化钨（WF6）气体进行反应。其反应式为：

2WF6+3Si2→2W+3SiF4外延生长法(epitaxial

growth)

外延生长法(epitaxial

growth)能生长出和单晶衬底的原子排列同样的单晶薄膜。在双极型集成电路中，为了将衬底和器件区域隔离(电绝缘)，在P型衬底上外延生长N型单晶硅层。在MOS集成电路中也广泛使用外延生长法，以便容易地控制器件的尺寸，达到器件的精细化。此时，用外延生长法外延一层杂质浓度低(约10~15

cm-3)的供形成的单晶层、衬底则为高浓度的基片，以降低电阻，达到基极电位稳定的目的。外延生长法可以在平面或非平面衬底生长、能获得十分完善的结构。外延生长法可以进行掺杂，形成n-和p-型层，设备为通用外延生长设备，生长温度为300

℃~900

℃，生长速率为0.2μm-2μm/min，厚度0.5μm-100μm，外延层的外貌决定于结晶条件，并直接获得具有绒面结构表面外延层。生长有外延层的晶体片叫做外延片

二氧化硅的化学汽相淀积：可以作为金属化时的介质层，而且还可以作为离子注入或扩散的掩蔽膜，甚至还可以将掺磷、硼或砷的氧化物用作扩散源低温CVD氧化层：低于500℃中等温度淀积：500～800℃高温淀积：900℃左右

多晶硅的化学汽相淀积：利用多晶硅替代金属铝作为MOS器件的栅极是MOS集成电路技术的重大突破之一，它比利用金属铝作为栅极的MOS器件性能得到很大提高，而且采用多晶硅栅技术可以实现源漏区自对准离子注入，使MOS集成电路的集成度得到很大提高。

氮化硅的化学汽相淀积：中等温度(780～820℃)的LPCVD或低温(300℃)

PECVD方法淀积

淀积多晶硅

淀积多晶硅一般采用化学汽相淀积（LPCVD）的方法。利用化学反应在硅片上生长多晶硅薄膜。适当控制压力、温度并引入反应的蒸汽，经过足够长的时间，便可在硅表面淀积一层高纯度的多晶硅。

淀积PGS与淀积多晶硅相似，只是用不同的化学反应过程，这里不一一介绍了。

在集成电路工艺中，通过CVD技术淀积的薄膜有重要的用途。例如，氮化硅薄膜可以用做场氧化(一种很厚的氧化层，位于芯片上不做晶体管、电极接触的区域，称为场区)的屏蔽层。因为氧原子极难通过氮化硅到达硅，所以，在氮化硅的保护下，氮化硅下面的硅不会被氧化。又如外延生长的单晶硅，是集成电路中常用的衬底材料。众所周知的多晶硅则是硅栅MOS器件的栅材料和短引线材料。物理气相淀积（PVD）

PVD主要是一种物理制程而非化学制程。此技术一般使用氩等钝气，藉由在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。　PVD以真空、溅射、离子化或离子束等方法使純金属揮發，与碳化氫、氮气等气体作用，加熱至400～600℃（約1～3小時）後，蒸鍍碳化物、氮化物、氧化物及硼化物等1～10μm厚之微細粒狀薄膜。

　PVD可分為三种技術：

(1)蒸鍍（Evaporation）；

(2)分子束外延成長（Molecular

Beam

Epitaxy

MBE）；

(3)濺鍍（Sputter）

PVD技术有两种基本工艺：蒸镀法和溅镀法。前者是通过把被蒸镀物质(如铝)加热，利用被蒸镀物质在高温下(接近物质的熔点)的饱和蒸气压，来进行薄膜沉积；后者是利用等离子体中的离子，对被溅镀物质电极进行轰击，使气相等离子体内具有被溅镀物质的粒子，这些粒子沉积到硅表面形成薄膜。在集成电路中应用的许多金属或合金材料都可通过蒸镀或溅镀的方法制造。

淀积铝也称为金属化工艺，它是在真空设备中进行的。在硅片的表面形成一层铝膜。

铜制程技术

在传统铝金属导线无法突破瓶颈之情况下，经过多年的研究发展，铜导线已经开始成为半导体材料的主流，由于铜的电阻值比铝还小，因此可在较小的面积上承载较大的电流，让厂商得以生产速度更快、电路更密集，且效能可提升约30~40％的芯片。亦由于铜的抗电子迁移能力比铝好，因此可减轻其电移作用，提高芯片的可靠度。在半导体制程设备供货商中，只有应用材料公司能提供完整的铜制程全方位解决方案与技术，包括薄膜沉积、蚀刻、电化学电镀及化学机械研磨CMP等。

AMD最新推出的"雷鸟"系列CPU，全面采用了铜制造技术，有效的提高了CPU性能，并降低了CPU生产成本。

所谓铜技术实际上是采用铜这种优良的导体来代替铝用于集成电路中晶体管间的互联，从而可以在相同条件下减少约40％的功耗，并能轻易实现更快的主频。比如IBM公司为苹果公司的新型iBook提供经过特殊设计的铜工艺芯片，这种耗能很低的芯片可以使iBook能够用一块电池工作一整天。铜技术的优势主要表现在以下几个方面：

一是铜的导电性能优于现在普遍应用的铝，而且铜的电阻小，发热量小，从而可以保证处理器在更大范围内的可靠性；

其二采用0.13mm以下及铜工艺芯片制造技术将有效提高芯片的工作频率；并能减小现有管芯的体积。不过铜技术的专利绝大多数掌握在IBM和Motorola公司手中，而非一项公开的技术，所以Intel认为铜技术只有在0.13mm以下的生产工艺中才能产生效益，计划在1GHz以上的CPU中才采用该技术。化

学

机

械

研抛光

技

术

化学机械研磨技术（化学机械抛光，

CMP）兼具有研磨性物质的机械式研磨与酸碱溶液的化学式研磨两种作用，可以使晶圆表面达到全面性的平坦化，以利后续薄膜沉积之进行。

在CMP制程的硬设备中，研磨头被用来将晶圆压在研磨垫上并带动晶圆旋转，至于研磨垫则以相反的方向旋转。在进行研磨时，由研磨颗粒所构成的研浆会被置于晶圆与研磨垫间。影响CMP制程的变量包括有：研磨头所施的压力与晶圆的平坦度、晶圆与研磨垫的旋转速度、研浆与研磨颗粒的化学成份、温度、以及研磨垫的材质与磨损性等等。

钝化工艺

在集成电路制作好以后，为了防制外部杂质，如潮气、腐蚀性气体、灰尘侵入硅片，通常在硅片表面加上一层保护膜，称为钝化。

目前，广泛采用的是氮化硅做保护膜，其加工过程是在450°C以下的低温中，利用高频放电，使

和

气体分解，从而形成氮化硅而落在硅片上。晶圆针测制程

经过Wafer

Fab之制程後，晶圆上即形成一格格的小格

，我们称之为晶方或是晶粒/芯片（Die/chip），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆

上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器（多探针测试台）以测试其电气特性，而不合格的的晶粒将会被标上记号（Ink

Dot），此程序即

称之为晶圆针测制程（Wafer

Probe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒

1.3

集成电路生产线

集成电路生产线(IC

production

Line)是实现IC制造的整体环境，由净化厂房、工艺流水线和保证系统(供电、纯水、气体纯化和试剂组成。IC发展到VLSI后，加工特征尺寸达到亚微米级，集成度上升到106以上，从而对各道工艺环节和制造环境的颗粒和微污染控制都很严格，IC生产线把相关的工艺设备视为一个整体，在群体内实现高度的自动控制，井保证相应的净化条件。硅片在群体间由机器人或机械手传递，整个生产过程实现了无纸化、在线质量检测、统计分析以及信息的实时管理。1.

IC生产线模式

IC生产线主要有两种模式：大批量生产线与标准工艺生产线。

1).

集成电路大批量生产线(IC

Mass

Production

Line)

这是一种传统的IC生产线。其功能是大批量生产单品种(或品种系列)通用IC如各种DRAM生产线等。其产品由厂方自己设计，并对产品的最终性能负责。这种生产线的产品质量稳定、成本低廉，但缺乏柔性。其年投片量通常达到10万片以上(相应的年电路产量为几千万块，乃至几亿块)，才能达到经济生产规模而具有国际市场竞争力。

建立这样一条生产线的资金已由数千万美元上升到数亿(10亿以上)美元，生产运行费也相应增加，而产品的单位功能价格却继续大幅度下降。

2).

标准工艺加工线

(Foundry)

Foundry引入IC后，通常称之为晶园代工线，它是用来制造用户特定设计的ASIC的一种方式，它运用成熟的标准工艺为多方用户服务，既保证有符合技术规范要求的性能，又保证有相当高的成品率，还要按照用户选择，提供辅助性的服务，包括设计程序、试验和封装等。

通常使用方要首先通过Foundry的说明书，了解不同工艺的设计规则和指标，然后以一定的数据形式提供文件。Foundry工程师们采用一定的软件，将电路文件换成制版用数据。

另一方面，具有设计专长的系统公司，也可以按照Foundry的FET模型和版图设计规则来设计IC。